📄️ Fetch stage
Aveti de implementat etapele de Fetch ale calculatorului didactic.
📄️ Execute stage
Proiectati un modul Verilog ce simuleaza etapa de executie a procesorului calculatorului didactic.
📄️ Lifetime of an instruction
Scrieti cod pentru executia unei instructiuni.